La altura

Desde la izquierda: Ghani, Mistry, Chau y Bohr de Intel con una oblea de microprocesadores de 45 nanómetros

Mientras lees esto, dos de nuestras fábricas más avanzadas aquí en Intel se están preparando para la producción comercial de los últimos microprocesadores Core 2, cuyo nombre en código es Penryn, que comenzará a rodar antes de que termine el año. Los chips, basados ​​en nuestra última tecnología de proceso CMOS de 45 nanómetros, tendrán más transistores y funcionarán más rápido y más fríos que los microprocesadores fabricados con la generación anterior de proceso de 65 nm. Para las aplicaciones de música, video y juegos con uso intensivo de cómputo, los usuarios verán un gran aumento en el rendimiento con respecto a los mejores chips que están usando ahora.

Un desarrollo bienvenido pero apenas una gran noticia, ¿verdad? Después de todo, la densidad de transistores en los chips se ha estado duplicando periódicamente, como predice la Ley de Moore, durante más de 40 años. Los chips Penryn iniciales serán procesadores de doble núcleo con más de 400 millones de transistores o procesadores de cuatro núcleos con más de 800 millones de transistores. Se podría pensar que estos chips no representan otra cosa que otro punto de control en la marcha inexorable de la Ley de Moore.

Pero estarías equivocado. Los chips no habrían sido posibles sin un gran avance en la forma en que construimos un componente clave de los transistores infinitesimales en esos chips, llamado gate stack. El problema básico que tuvimos que superar fue que hace unos años nos quedamos sin átomos. Literalmente.

Para mantener la curva de la Ley de Moore, necesitamos reducir a la mitad el tamaño de nuestros transistores cada 24 meses más o menos. La física dicta que las partes más pequeñas de esos transistores deben reducirse en un factor de 0,7. Pero hay una parte crítica del transistor que descubrimos que ya no podíamos encoger. Es la capa delgada de aislamiento de dióxido de silicio (SiO2) que aísla eléctricamente la puerta del transistor del canal a través del cual fluye la corriente cuando el transistor está encendido. Esa capa aislante se ha adelgazado y encogido con cada nueva generación, aproximadamente diez veces desde mediados de la década de 1990. Dos generaciones antes de Penryn, ese aislamiento se había vuelto de apenas cinco átomos de espesor.

No podríamos eliminar ni una décima más de un nanómetro: un solo átomo de silicio tiene un diámetro de 0,26 nm. Más importante aún, con un grosor de cinco átomos, el aislamiento ya era un problema, ya que desperdiciaba energía al dejar que los electrones llovieran a través de él. Sin una innovación significativa, la industria de los semiconductores corría el peligro de encontrarse con el temido "frenazo", el problema insuperable largamente esperado que pone fin a la era de la Ley de Moore de mejoras periódicas exponenciales en el rendimiento de las memorias, los microprocesadores y otros chips, y los muy buenos tiempos que se han ido con él.

La solución a esta última crisis pasó por espesar el aislante con más átomos, pero de diferente tipo, para darle mejores propiedades eléctricas. Este nuevo aislante funciona lo suficientemente bien como para detener la gran cantidad de electrones que absorben energía y que ha plagado a los chips avanzados durante los últimos cuatro años. Si la Ley de Moore se desmorona en un futuro previsible, no será por un aislamiento inadecuado de la puerta. El cofundador de Intel, Gordon Moore, famoso por la Ley de Moore, calificó las modificaciones que hicimos al presentar esta última generación de chips como "el mayor cambio en la tecnología de transistores" desde finales de la década de 1960.

Tan difícil como fue encontrar el nuevo aislador, eso fue solo la mitad de la batalla. El objetivo del aislador es separar la puerta de silicio del transistor del resto del dispositivo. El problema es que una puerta de silicona no funcionó con el nuevo material aislante. Los transistores iniciales fabricados con ellos funcionaron peor que los transistores más antiguos. La respuesta fue agregar otro material nuevo a la mezcla, cambiando la puerta de silicio por una hecha de metal.

Puede que no parezca tan importante cambiar los materiales utilizados en un transistor, pero lo fue. La industria atravesó una gran revolución hace varios años cuando cambió las interconexiones de aluminio por las de cobre y, al mismo tiempo, del revestimiento de SiO2 para esas interconexiones a dieléctricos "low-k" químicamente similares. Y esos cambios no tenían nada que ver con el transistor en sí. Un cambio fundamental en la composición del transistor es prácticamente inaudito. La combinación de la compuerta y el aislador, la pila de la compuerta, no ha cambiado significativamente desde que Moore, Andrew S. Grove y otros lo describieron en esta revista en octubre de 1969.

Entonces, cuando inicie su próxima máquina y se sorprenda de la rapidez con la que procesa algunos códigos de video, recuerde: hay más cosas nuevas debajo del capó que en cualquier otra computadora que haya tenido.

La historia de cómo nosotros y nuestros compañeros de trabajo resolvimos el problema del aislamiento de la puerta puede parecer esotérica, y literalmente lo es. Pero también es emblemático de cómo la Ley de Moore, el paradigma definitorio de la industria mundial de los semiconductores, se sostiene frente a adversidades a menudo desalentadoras mediante la rápida aplicación de enormes recursos intelectuales y materiales a problemas que, cada vez más, obligan a los ingenieros a luchar en los reinos. hasta hace poco ocupado sólo por los físicos.

El problema, en última instancia, es de poder. Con cinco átomos, ese trozo de aislamiento de SiO2 era tan delgado que había comenzado a perder sus propiedades aislantes. Comenzando con la generación de chips fabricados en 2001, los electrones comenzaron a filtrarse a través de ellos. En los procesadores fabricados solo dos años después, ese goteo se volvió unas 100 veces más intenso.

Toda esa corriente era una pérdida de energía y una fuente de calor no deseado. Las computadoras portátiles se calentaban demasiado y agotaban sus baterías demasiado rápido. Los servidores estaban aumentando las facturas de electricidad de sus propietarios y gravando sus acondicionadores de aire. Incluso antes de que nos quedáramos sin átomos, los diseñadores idearon algunos trucos para reducir la potencia sin perder velocidad. Pero sin una forma de detener el flujo no deseado de electrones a través de ese trozo de aislamiento, la batalla para hacer procesadores cada vez más potentes pronto se perdería.

Para comprender por qué, necesita una lección rápida (o un repaso) sobre los conceptos básicos de los semiconductores. El tipo de transistor que se encadena por cientos de millones para formar los microprocesadores, la memoria y otros chips actuales se denomina transistor de efecto de campo semiconductor de óxido de metal o MOSFET. Básicamente, es un interruptor. Un voltaje en un terminal, conocido como puerta, activa o desactiva un flujo de corriente entre los otros dos terminales, la fuente y el drenaje [vea la ilustración, "El transistor"].

Los MOSFET vienen en dos variedades: N (para tipo n) MOS y P (para tipo p) MOS. La diferencia está en la composición química de la fuente, el drenaje y la compuerta. Los circuitos integrados contienen transistores NMOS y PMOS. Los transistores se forman sobre obleas de silicio de un solo cristal; la fuente y el drenaje se construyen dopando el silicio con impurezas como arsénico, fósforo o boro. El dopaje con boro agrega portadores de carga positiva, llamados agujeros, al cristal de silicio, lo que lo convierte en tipo p, mientras que el dopaje con arsénico o fósforo agrega electrones, lo que lo convierte en tipo n.

Tomando un transistor NMOS como ejemplo, las regiones poco profundas de fuente y drenaje están hechas de silicio tipo n altamente dopado. Entre ellos se encuentra una región de tipo p ligeramente dopada, llamada canal de transistor, donde fluye la corriente. En la parte superior del canal se encuentra esa capa delgada de aislamiento de SiO2, generalmente llamada óxido de puerta, que es la causa de los dolores de cabeza tecnológicos más recientes de la industria de chips.

Por encima de esa capa de óxido se encuentra el electrodo de puerta, que está hecho de silicio parcialmente ordenado o policristalino. En el caso de un dispositivo NMOS, también es de tipo n. (Las puertas de silicio reemplazaron a las puertas de aluminio, el metal en el "semiconductor de óxido de metal", en el trabajo descrito en el artículo de IEEE Spectrum de 1969. Sin embargo, el acrónimo "MOS" ha sobrevivido).

El transistor NMOS funciona así: un voltaje positivo en la puerta establece un campo eléctrico a través de la capa de óxido. El campo eléctrico repele los agujeros y atrae electrones para formar un canal conductor de electrones entre la fuente y el drenaje.

Un transistor PMOS es solo el complemento de NMOS. La fuente y el drenaje son de tipo p; el canal, tipo n; y la puerta, tipo p. También funciona de manera opuesta: un voltaje positivo en la puerta (medido entre la puerta y la fuente) corta el flujo de corriente.

En los dispositivos lógicos, los transistores PMOS y NMOS están dispuestos de modo que sus acciones se complementen entre sí, de ahí el término CMOS para semiconductor de óxido de metal complementario. La disposición de los circuitos CMOS es tal que están diseñados para consumir energía solo cuando los transistores se encienden o apagan. Esa es la idea, de todos modos.

Aunque las características y los materiales básicos del transistor MOS se han mantenido prácticamente iguales desde finales de la década de 1960, las dimensiones han aumentado drásticamente. Las dimensiones mínimas del diseño del transistor eran de aproximadamente 10 micrómetros hace 40 años, y ahora son menos de 50 nm, más pequeñas por un factor de más de 200. Supongamos que un transistor de la década de 1960 fuera tan grande como una casa de tres dormitorios y que se encogiera en la misma medida. factor. Podrías tener la casa en la palma de tu mano hoy.

En los procesadores Penryn que comenzamos a fabricar recientemente, la mayoría de las características de sus transistores miden alrededor de 45 nm, aunque uno es tan pequeño como 35 nm. Es el primer microprocesador comercial que tiene características tan pequeñas; todos los demás microprocesadores de primera línea en producción mientras se escribe este artículo tienen características de 65 nm. En otras palabras, Penryn es el primero de la generación de microprocesadores de 45 nm. Muchos más seguirán pronto.

El grosor del aislamiento de SiO2 en la puerta del transistor se ha reducido de unos 100 nm a 1,2 nm en microprocesadores de última generación. La velocidad a la que disminuyó el espesor fue constante durante años, pero comenzó a disminuir en la generación de 90 nm, que entró en producción en 2003. Fue entonces cuando el óxido alcanzó su límite de cinco átomos. El grosor del aislador no se redujo más de la generación de 90 nm a la de 65 nm, que todavía es común en la actualidad.

La razón por la que el óxido de la puerta no se contrajo más es que comenzó a perder corriente [vea la ilustración, "Quedarse sin átomos"]. Esta fuga surge de los efectos cuánticos. A 1,2 nm, la naturaleza cuántica de las partículas empieza a jugar un papel importante. Estamos acostumbrados a pensar en los electrones en términos de física clásica y nos gusta imaginar un electrón como una bola y el aislamiento como una colina alta y estrecha. La altura de la colina representa la cantidad de energía que necesitarías para proporcionar el electrón para llevarlo al otro lado. Dale un empujón suficiente y, efectivamente, podrías subir la colina, rompiendo el aislamiento en el proceso.

Pero cuando la colina (la capa de óxido) es tan estrecha que estás contando átomos individuales de espesor, el electrón se parece menos a una bola y más a una onda. Específicamente, es una onda que define la probabilidad de encontrar el electrón en una ubicación particular. El problema es que la ola es en realidad más ancha que la colina y se extiende hasta el otro lado y más allá. Eso significa que existe una clara probabilidad de que un electrón que debería estar en el lado de la puerta del óxido pueda simplemente aparecer en el lado del canal, habiendo "atravesado" la barrera de energía planteada por el aislamiento en lugar de atravesarla.

A mediados de la década de 1990, en Intel y otros importantes fabricantes de chips reconocieron que nos acercábamos rápidamente al día en que ya no podríamos seguir extrayendo átomos del aislador de puerta de SiO2. Así que todos lanzamos programas de investigación para encontrar una mejor solución. El objetivo era identificar un material dieléctrico de compuerta como reemplazo del SiO2 y también demostrar prototipos de transistores que tuvieran menos fugas y, al mismo tiempo, condujeran mucha corriente a través del canal del transistor. Necesitábamos un aislante de compuerta que fuera lo suficientemente grueso como para evitar que los electrones lo atravesaran y, al mismo tiempo, lo suficientemente permeable para permitir que el campo eléctrico de la compuerta entrara en el canal para que pudiera encender el transistor. En otras palabras, el material tenía que ser físicamente grueso pero eléctricamente delgado.

El término técnico para dicho material es un dieléctrico de "k alto"; k , la constante dieléctrica, es un término que se refiere a la capacidad de un material para concentrar un campo eléctrico. Tener una constante dieléctrica más alta significa que el aislador puede proporcionar una mayor capacitancia entre dos placas conductoras, almacenando más carga, para el mismo grosor del aislador. O, si lo prefiere, puede proporcionar la misma capacitancia con un aislante más grueso [vea la ilustración, "La forma de alta k"]. SiO2 normalmente tiene una k de alrededor de 4, mientras que el aire y el vacío tienen valores de alrededor de 1. El valor de k está relacionado con cuánto se puede polarizar un material. Cuando se colocan en un campo eléctrico, las cargas en los átomos o moléculas de un dieléctrico se reorientarán en la dirección del campo. Estas cargas internas son más sensibles en los dieléctricos de alta k que en los de baja k.

Por cierto, en el año 2000, las principales empresas de semiconductores comenzaron a cambiar el material utilizado para aislar los cables metálicos que conectan los transistores entre sí de SiO2 a dieléctricos de bajo k. En el caso de las interconexiones, no desea que el campo eléctrico de un cable se sienta en otros cables cercanos, ya que crea un capacitor entre los cables y puede interferir o ralentizar las señales en ellos. Un dieléctrico de bajo k evita el problema.

Nos pusimos a estudiar una verdadera sopa de letras de candidatos dieléctricos de alta k, incluyendo óxido de aluminio (Al2 O3 ), dióxido de titanio (TiO2 ), pentóxido de tantalio (Ta2 O5 ), dióxido de hafnio (HfO 2 ), silicato de hafnio (HfSiO4 ), zirconio (ZrO2 ), silicato de circonio (ZrSiO4 ) y óxido de lantano (La2 O3 ). Tratábamos de identificar cosas como la constante dieléctrica del material, qué tan estable eléctricamente era y su compatibilidad con el silicio. Para un cambio rápido, experimentamos con estructuras de capacitores simples, construyendo un sándwich que consiste en electrodos de nitruro de titanio, el dieléctrico de alta k y un electrodo de puerta de silicio. Luego los cargamos y descargamos una y otra vez, observando cuánto cambiaba la relación entre capacitancia y voltaje con cada ciclo.

Pero durante los dos primeros años, todos los dieléctricos que probamos funcionaron mal. Descubrimos que las cargas quedaron atrapadas en la interfaz entre el electrodo de puerta y el dieléctrico. Esta carga acumulada dentro del capacitor alteró el nivel de voltaje necesario para almacenar la misma cantidad de energía en el capacitor de un ciclo de carga y descarga al siguiente. Desea que un transistor funcione exactamente de la misma manera cada vez que cambia, pero estas estructuras de pila de compuertas se comportaron de manera diferente cada vez que se cargaron. Los resultados fueron muy desalentadores, pero finalmente nuestro equipo consiguió un respiro importante.

Resultó que el problema radicaba en cómo construimos el capacitor de prueba. Para hacer la capa dieléctrica, usamos una de dos técnicas diferentes de fabricación de semiconductores: pulverización catódica reactiva y deposición de vapor químico orgánico metálico. Desafortunadamente, ambos procesos producen superficies que, aunque notablemente lisas según la mayoría de los estándares, eran lo suficientemente irregulares como para dejar algunos huecos y huecos en los que las cargas podrían atascarse.

Necesitábamos algo aún más suave, tan suave como una sola capa de átomos, en realidad. Así que recurrimos a una tecnología llamada deposición de capas atómicas, tan nueva que su debut en la producción de chips CMOS llega este año con nuestros nuevos chips high-k. La deposición de capas atómicas le permite construir un material una capa de átomos a la vez. En este proceso, introduces un gas que reacciona con la superficie de la oblea de silicio, dejando todo el sustrato recubierto con una sola capa de átomos. Entonces, debido a que no hay más superficie con la que reaccionar, la deposición se detiene. El gas se evacua de la cámara y se reemplaza con un segundo gas, uno que reacciona químicamente con la capa de átomos que se acaba de depositar. También deposita una capa de átomos y luego se detiene. Puede repetir el proceso tantas veces como desee para producir materiales en capas cuyo grosor total se puede controlar hasta el ancho de un solo átomo.

Depositados de esta manera, los dieléctricos de alta k basados ​​en hafnio y circonio que estudiamos mostraron características eléctricas mucho más estables en comparación con los formados por pulverización catódica o vapores químicos. El problema de la carga atrapada parecía haberse solucionado.

Con dos materiales candidatos identificados, empezamos a hacer transistores NMOS y PMOS con ellos. Luego vino el siguiente inconveniente. Estos transistores, prácticamente idénticos a nuestros transistores existentes excepto por el dieléctrico diferente, tenían algunos problemas. Por un lado, se necesitaba más voltaje para encenderlos de lo que debería, lo que se llama fijación de nivel de Fermi. Por otro lado, una vez que los transistores estaban encendidos, las cargas se movían lentamente a través de ellos, lo que ralentizaba la velocidad de conmutación del dispositivo. Este problema se conoce como baja movilidad del portador de carga.

No éramos los únicos que nos encontrábamos con estos problemas; casi todos los demás también estaban luchando con ellos. Con la cuenta regresiva en progreso para la próxima generación predicha por la Ley de Moore, comprender por qué los transistores dieléctricos de alto k funcionaron tan mal y encontrar una solución se convirtió en una tarea urgente. Usando una combinación de trabajo experimental y modelos basados ​​en la física, comenzamos a descubrir qué había salido mal. La fuente del problema, en última instancia, se redujo a la interacción entre el electrodo de puerta de polisilicio y los nuevos dieléctricos de alta k.

Por qué esto es así tiene una explicación complicada. La capa dieléctrica está formada por dipolos, objetos con un polo positivo y uno negativo. Este es el aspecto mismo que le da al dieléctrico de alta k una constante dieléctrica tan alta. Estos dipolos vibran como una banda elástica tensa y provocan fuertes vibraciones en la red cristalina de un semiconductor, llamadas fonones [consulte la ilustración, "Bumpy Ride"]. Estos fonones golpean a los electrones que pasan, ralentizándolos y reduciendo la velocidad a la que el transistor puede cambiar. Pero los estudios teóricos y las simulaciones por computadora realizadas por nosotros y otros mostraron una salida. Las simulaciones indicaron que la influencia de las vibraciones del dipolo en los electrones del canal puede filtrarse aumentando significativamente la densidad de electrones en el electrodo de puerta. Una forma de hacerlo sería cambiar de una puerta de polisilicio a una de metal. Como conductor, el metal puede contener cientos de veces más electrones que el silicio. Los experimentos y otras simulaciones por computadora confirmaron que las puertas de metal harían el truco, filtrando los fonones y permitiendo que la corriente fluya sin problemas a través del canal del transistor.

Es más, la unión entre el dieléctrico de alta k y la puerta de metal sería mucho mejor que entre el dieléctrico y la puerta de silicio, por lo que nuestro otro problema, la fijación de nivel de Fermi, también se resolvería con una puerta de metal.

Ahora nuestros ingenieros tenían una nueva tarea importante: encontrar un metal que pudieran usar para el electrodo de compuerta que combinaría bien con el nuevo dieléctrico de alta k. Debido a que las características eléctricas de las puertas de los transistores NMOS y PMOS son diferentes, en realidad no necesitaban un metal sino dos: uno para NMOS y otro para PMOS.

Así como los transistores MOS estándar usan puertas de polisilicio de tipo n y tipo p para transistores NMOS y PMOS, los transistores de alta k necesitarían materiales de electrodo de puerta de metal con una propiedad clave similar a la del polisilicio. Esta propiedad clave se conoce como la función de trabajo. En este contexto, la función de trabajo se refiere a la energía de un electrón en el electrodo de puerta en relación con la de un electrón en el canal de silicio ligeramente dopado. La diferencia de energía establece un campo eléctrico que puede modular la cantidad de voltaje necesario para comenzar a encender el transistor, el voltaje de umbral. A menos que la función de trabajo de la puerta se elija bien, el voltaje de umbral será demasiado alto y el transistor no se encenderá con la suficiente facilidad.

Analizamos, modelamos y experimentamos con muchos tipos de metales, algunos con funciones de trabajo que coincidían más con el silicio altamente dopado que otros. Pero por sí mismos, ninguno tenía exactamente la función de trabajo del silicio dopado, por lo que tuvimos que aprender a cambiar la función de trabajo de los metales para adaptarla a nuestras necesidades. Eventualmente, el grupo de investigación identificó los metales NMOS y PMOS construyendo primero capacitores con ellos y luego transistores. No podemos revelar la composición exacta de nuestras capas de metal porque, después de todo, ¡la industria de circuitos integrados es muy competitiva!

Construimos nuestros primeros transistores NMOS y PMOS high-k y metal gate a mediados de 2003 en la fábrica de desarrollo de Intel en Hillsboro, Oregón. Comenzamos usando la tecnología de 130 nm de Intel, que en ese momento tenía unos tres años y se usaba en la producción de alto volumen. Los transistores, con óxido a base de hafnio y electrodos de compuerta de metal, tenían todo lo que necesitábamos: se encendían con el voltaje correcto, filtraban poca corriente a través del óxido de compuerta y pasaban una gran cantidad de corriente a través del canal para un voltaje dado. Y esa corriente se movió rápidamente. De hecho, para una corriente de estado desactivado dada, estos primeros transistores conducían más corriente que cualquier transistor informado en ese momento.

Por supuesto, no estábamos solos. Y aún quedaban muchas incógnitas. En 2003, los investigadores de los laboratorios universitarios y otras empresas de semiconductores de todo el mundo se habían concentrado en los materiales a base de hafnio como dieléctrico de puerta. Una variedad de ellos estaban bajo serio estudio: óxidos de hafnio, silicatos de hafnio y óxidos de hafnio que contienen nitrógeno. El método para formar la película de alta k también estaba sin resolver, con diferentes grupos probando la pulverización catódica, la deposición química de vapor y la deposición de capas atómicas, que finalmente decidimos. Pero las mayores incógnitas en ese momento eran qué materiales de puerta de metal usar y cómo encajarlos en el proceso de fabricación de transistores.

El método de fabricación normal se conoce como "puerta primero". Como su nombre lo indica, primero se construyen el dieléctrico de puerta y los electrodos de puerta. Luego, los dopantes para la fuente y el drenaje se implantan en el silicio a cada lado de la puerta. Finalmente, el silicio se recoce para reparar el daño del proceso de implantación. Ese procedimiento requiere que el material del electrodo de puerta sea capaz de soportar las altas temperaturas utilizadas en el paso de recocido, lo que no es un problema para el silicio policristalino, pero es potencialmente un gran problema para algunos metales.

Para resumir, la búsqueda de materiales para electrodos de compuerta con la función de trabajo correcta y la tolerancia al procesamiento a alta temperatura fue muy difícil y llena de callejones sin salida. Especialmente para el transistor PMOS.

Otra secuencia de proceso de transistores, denominada "puerta última", elude el requisito de recocido térmico al depositar los materiales del electrodo de puerta después de que se forman la fuente y el drenaje. Sin embargo, muchos de nuestros pares vieron el último proceso de puerta, que finalmente adoptamos, como una desviación demasiado grande y demasiado desafiante.

Mientras tanto, surgió un tercer enfoque notable por su simplicidad. Llamadas compuertas totalmente silicidas, le permite seguir el proceso normal de compuerta primero, pero luego le permite convertir la compuerta de polisilicio en una compuerta de metal-siliciuro, reemplazando esencialmente cualquier otro átomo de silicio con metal (generalmente níquel). Luego, al dopar el siliciuro de níquel, puede alterar su función de trabajo para usar en un dispositivo NMOS o PMOS. Sin embargo, a finales de 2006, casi todo el mundo, incluidos nosotros, había renunciado al enfoque de las puertas totalmente silicuadas. Nadie podía mover la función de trabajo del siliciuro lo suficientemente cerca de donde tenía que estar.

Sin embargo, la búsqueda continúa en otros importantes fabricantes de chips para encontrar los materiales con la función de trabajo adecuada que puedan sobrevivir a altas temperaturas y permitir el flujo de proceso de puerta primero estándar de la industria.

Habiendo construido transistores que funcionan bien utilizando tecnología antigua, en la segunda mitad de 2003 llegó el momento de pasar de la investigación al desarrollo de transistores dieléctricos de alta k más compuerta metálica, como los llamábamos. Los ingenieros comenzaron a trabajar para determinar si estos primeros transistores podían escalarse a las próximas dimensiones de 45 nm y aun así cumplir con los rigurosos requisitos de rendimiento, confiabilidad y capacidad de fabricación de una tecnología de microprocesador avanzada.

No fue un juego de niños. Los ingenieros del grupo de investigación habían brindado un liderazgo fundamental en la identificación de materiales prometedores de compuerta metálica y alto k, pero los transistores NMOS y PMOS aún no se habían combinado en una oblea como lo harían en un microprocesador, utilizando un proceso de fabricación que podría hacer que ambos . Es más, aún quedaban preguntas difíciles por responder sobre cuántos chips buenos podíamos esperar por cada uno malo (rendimiento) y qué tan confiables serían esos chips.

Durante los meses que siguieron, el equipo resolvió un problema tras otro, haciendo cambios en los materiales, recetas químicas y procesos de fabricación. No fue hasta finales de 2004 que el equipo sintió que tenía suficientes datos convincentes de que los nuevos transistores podían funcionar con nuestra tecnología de 45 nm. En ese momento, no había vuelta atrás. Intel ahora se comprometió a hacer una estructura de transistor de compuerta de metal más un dieléctrico de alto k utilizando el flujo de proceso de la última compuerta. Fue una llamada valiente. Nuestro equipo sabía que estaba comprometiendo a toda la próxima generación de microprocesadores de Intel con el mayor cambio en la tecnología de transistores en 40 años.

El siguiente hito clave fue demostrar el funcionamiento de los chips de prueba utilizando las dimensiones escaladas finales combinadas con las nuevas características del transistor. El chip tradicional para probar una nueva tecnología es la memoria estática de acceso aleatorio, o SRAM, que es el tipo de memoria colocada en el mismo chip con el microprocesador. Por lo general, los fabricantes de microprocesadores tienen diseños para SRAM que están un año o más por delante de los diseños de sus procesadores. SRAM es una matriz muy regular de celdas de memoria, cada una de las cuales consta de seis transistores densamente empaquetados e interconectados. Debido a su densidad y regularidad, los chips SRAM brindan buenos datos sobre cuántos defectos produce un proceso de fabricación.

Nuestros primeros chips SRAM de prueba completamente funcionales con los nuevos transistores salieron de la línea en enero de 2006. Tenían un diseño de 153 megabits que constaba de más de mil millones de transistores. Cada celda de memoria de seis transistores en el chip ocupaba poco más de un tercio de un micrómetro cuadrado. Este chip de prueba tenía todas las características necesarias para construir un microprocesador de 45 nm, incluidos los transistores de compuerta metálica high-k plus y nueve capas de interconexiones de cobre. Teniendo en cuenta lo nuevo y radicalmente diferente que era el transistor y el proceso de fabricación, fue una sorpresa incluso para algunos de los ingenieros del grupo de desarrollo que todo funcionara tan bien en conjunto. Aun así, el equipo de desarrollo aún tenía mucho por delante para llevar el rendimiento, la confiabilidad y el rendimiento del proceso al nivel necesario para la fabricación de microprocesadores.

La nueva pila de compuertas hizo maravillas al combatir las fugas a través de la compuerta, reduciéndolas en más de un factor de 10. Pero el óxido de la compuerta no es la única fuente de fuga de transistores de la que los fabricantes de chips deben preocuparse. La otra fuga significativa se denomina fuga de fuente a drenaje o fuga subumbral. Es un goteo de corriente que se ve incluso cuando el transistor está destinado a estar en el estado "apagado". Hacer transistores más pequeños también ha significado reducir constantemente la cantidad de voltaje necesario para encenderlos, el voltaje umbral. Desafortunadamente, la reducción constante del voltaje de umbral permite que pase más corriente. Durante muchos años, cada nueva generación de transistores aumentaría la corriente de excitación (y mejoraría el rendimiento) en aproximadamente un 30 por ciento, pero pagaría el precio de un aumento de aproximadamente tres veces en la fuga por debajo del umbral. Las corrientes de fuga han alcanzado niveles lo suficientemente altos como para ser una parte notable del consumo total de energía del microprocesador.

La industria se encuentra ahora en una era en la que la eficiencia energética y las bajas fugas son más importantes que los aumentos de velocidad bruta. Pero se puede diseñar un transistor para que opere favoreciendo cualquiera de las dos prioridades ajustando la longitud del canal o ajustando el voltaje de umbral. Un canal más corto tiene más fugas pero permite una mayor corriente de excitación. Un voltaje de umbral más alto reduce la fuga pero también estrangula la corriente de la unidad. El ajuste del voltaje de umbral es donde entra en juego el dieléctrico de alta k. Un dieléctrico más grueso reduce la capacidad de la puerta para abrir un canal conductor entre la fuente y el drenaje, lo que aumenta el voltaje de umbral. Una capa dieléctrica más delgada tiene el efecto contrario. En comparación con los transistores anteriores de 65 nm, los transistores de compuerta metálica de k alta de 45 nm proporcionan un aumento del 25 por ciento en la corriente de excitación con la misma fuga subumbral o una reducción de más de cinco veces en la fuga con la misma corriente de excitación, o en cualquier punto entre esos valores Podemos hacer la elección producto por producto, o diferentes circuitos en el mismo chip de microprocesador pueden usar diferentes transistores para optimizar el rendimiento o la potencia.

En enero de 2007, Intel fabricó los primeros microprocesadores de 45 nm en funcionamiento utilizando estos revolucionarios transistores de compuerta metálica high-k plus. Uno fue el microprocesador de doble núcleo Penryn, que tiene 410 millones de transistores. Se optimizarán diferentes versiones de Penryn para aplicaciones móviles, de escritorio, de estación de trabajo y de servidor. La versión de cuatro núcleos de este producto tendrá 820 millones de transistores. Penryn fue seguido unos meses más tarde por Silverthorne, un microprocesador de un solo núcleo con 47 millones de transistores que está diseñado para aplicaciones de bajo consumo, incluidos dispositivos móviles de Internet y PC ultramóviles. Hay más de 15 chips nuevos en desarrollo en Intel que utilizan nuestra nueva tecnología. La producción de Penryn y Silverthorne comenzará a finales de este año en las plantas de Intel en Oregón y Arizona. El próximo año, iniciaremos el proceso en otras dos fábricas de fabricación de alto volumen, en Nuevo México e Israel.

La invención de los transistores de compuerta metálica high-k plus fue un avance importante. Aunque podríamos haber continuado reduciendo los transistores para adaptarlos a las dimensiones necesarias para la generación de 45 nm sin este avance, esos transistores no habrían funcionado mucho mejor que sus predecesores y ciertamente habrían gastado más vatios. Estamos seguros de que este nuevo transistor se puede escalar aún más, y el desarrollo ya está en marcha en nuestros transistores de 32 nm de próxima generación que utilizan una versión mejorada de la tecnología high-k plus metal gate. Si este tipo de estructura de transistor continuará escalando a las próximas dos generaciones, 22 nm y 16 nm, es una pregunta para el futuro. ¿Necesitaremos de nuevo nuevos materiales y nuevas estructuras?

Nadie lo sabe con certeza. Pero eso es lo que hace que la investigación y el desarrollo de circuitos integrados sean tan emocionantes.

MARK T. BOHR, miembro del IEEE, es el director de arquitectura e integración de procesos en Intel. ROBERT S. CHAU, miembro del IEEE, es el director de investigación de transistores y nanotecnología. TAHIR GHANI, miembro de IEEE, es el director de tecnología e integración de transistores. KAIZAD MISTRY, miembro sénior de IEEE, gestiona el desarrollo de la tecnología CMOS de 45 nanómetros de Intel en el grupo de desarrollo de lógica y tecnología.

Robert S. Chau y sus colegas explicaron en detalle el problema que condujo al uso de una compuerta metálica en "High-k/Metal-Gate Stack and Its MOSFET Characteristics", IEEE Electron Device Letters, junio de 2004.

Intel y otros presentarán las últimas investigaciones sobre transistores de compuerta metálica y dieléctricos de alta k en la Reunión Internacional de Dispositivos Electrónicos 2007 de IEEE, en Washington, DC, del 10 al 12 de diciembre.